ip: clock generator

时钟发生器 (clock generator) 为同步时序电路产生时钟信号的器件或装置。最简单的时钟发生器是由奇数个反相器串接而成的环形振荡器，通过控制反相器的个数和/或连线的长度（延迟），可以得到不同周期的方波信号。由于器件参数的离散性，这种环形振荡器产生的时钟信号精度有限，一般只用于频率较低的简单系统中。

更常见的做法是用性能稳定的压电石英晶体振荡器产生固定频率的谐振信号，再根据实际使用的需要，配以附加电路，生成满足要求的时钟信号。这类附加电路的功能主要包括：①改变周期信号的占空比，如从1:1变成2:3；②生成多相时钟；③时钟分频；④时钟倍频；等等。

高频数字系统对时钟信号的精确性和稳定性有严格的要求。“抖动”是衡量时钟信号质量的一个重要指标，它体现了信号在幅度、相位等方面与理想状况的偏差。导致抖动的因素很多，如电磁干扰、传输反射、线间串扰等。为了尽可能缩小抖动及它带来的不利影响，需要采用专门的附加电路结构，如锁相环和延迟锁定环。

锁相环，顾名思义，是用来锁定时钟的相位、防止相位偏离理想状态的。它是一个反馈式的模拟电路，根据输入时钟与输出时钟的相位差，调整压控振荡器的输出，使输出时钟与输入时钟的相位保持一致。通常锁相环可输出多个不同周期的时钟信号，还带有倍频和分频的功能。延迟锁定环的功能与锁相环类似，它根据输入时钟与输出时钟的相位差，调整压控延迟线的输出，使输出时钟与输入时钟的相位保持一致。延迟锁定环可由数字电路实现。

实际的计算机系统因为不同的需要，在不同的场合可能会工作在不同的时钟频率上。例如，同一块主板上可以安装标称频率各不相同的多款CPU芯片。为了满足这样的要求，时钟发生器应具备一定的可配置能力，如通过主板上的跳线或开关，设定不同的输出频率。更进一步的做法是由主板上的BIOS或固件来设定时钟发生器的输出频率，称为可编程的时钟发生器。一些电脑爱好者在玩超频游戏时对CPU主频的修改，就是通过设置可编程时钟发生器来完成的。

近年来，为了尽可能地降低计算机的功耗，许多处理器开始采用动态频率调整技术，即在系统负荷较轻时，把处理器主频调整到较低的水平。这种技术对时钟发生器也提出了新的要求，即要求时钟发生器输出的时钟频率能够在不影响计算机高速运行的前提下实时地调整，或升高，或降低。

（《计算机科学技术百科全书》第三版）