Vivado仿真错误提示集锦

1、[USF-XSim-62] 'compile' step failed with error(s). Please check the Tcl console output or 'C:/Users/legen/Desktop/fifo_test/3.prj/fifo_test/fifo_test.sim/sim_1/behav/xsim/xvlog.log' file for more information.

解决方案：看这个，感觉有点蒙，按照提示的路径 “ C:/Users/legen/Desktop/fifo_test/3.prj/fifo_test/fifo_test.sim/sim_1/behav/xsim/xvlog.log' file ” 打开这个文件，结果如图1 所示，图中明确告知是哪个模块的哪个信号有错误，更改即可。

图1