Verilog中除号的可综合性

1. Verilog直接用除号“/”的讨论

2. 在Verilog里可以直接用'/'来做除法吗？如果不能要怎样做除法？

3. Verilog怎么实现可综合的除法？

芯片设计

相关

芯片设计中的efuse

标签