【Verilog】— 基本语法

符号：

举例：

拼接

{ 第1位，第2位...}：两个或多个信号拼接起来，表示一个整体的信号

//在移位寄存器中常使用下面语句实现：右移1位的操作
store <= {0, store[7:1]};

复制

{ 3 { a } }={a,a,a}

//等同于 {a, b, c, b, c, b, c}
{a, {3{b, c}}}

注意：

位拼接表达式中必须指明每个元素的具体位数，否则默认为32位二进制数

你不指明拼接的表达式的位宽，那怎么能知道拼接后的结果的位宽呢

以此类似这样的拼接是不对的：{1, 2, 3}

verilog