首页
assign 的一个错误
某日记录了如下错误,待验证!
手写的笔记中没有"wire [1:0] c;"这行,也可能当时定义的是 reg [1:0] c;
HDL
相关
挑战(二):两周自己动手写CPU(第二章:可编程逻辑器件与Verilog HDL)
HDLbits1——入门
【HDLBit】— 刷题
HDLbits day7
PPP HDLC FR 协议的配置
HDLbits day9
标签