uvmtb-一品网

篇5-testcase pass的判断

篇5-testcase pass的判断

篇4-testcase结束的管理

篇4-testcase结束的管理

篇7-UVM ERROR达到一定数量时结束仿真

篇7-UVM ERROR达到一定数量时结束仿真

基于UVM的验证平台示例1

基于UVM的验证平台示例1

基于system verilog的testbench示例

基于system verilog的testbench示例

sequence,sequencer的使用(完整的uvm验证平台)

sequence,sequencer的使用(完整的uvm验证平台)

uvm_agent+configuration object+configuration database(uvm验证平台)

uvm_agent+configuration object+configuration database(uvm验证平台)

[CU]uvm lab4

[CU]uvm lab4

[CU]uvm lab5

[CU]uvm lab5

[CU]uvm lab2

[CU]uvm lab2

《Practical UVM Step By Step with IEEE》2.4 Create UVM Testbench Environment for the DUT

《Practical UVM Step By Step with IEEE》2.4 Create UVM Testbench Environment for the DUT

[CU]uvm lab3

[CU]uvm lab3

[CU]uvm lab6-router

[CU]uvm lab6-router

标签