首页
【友晶科技Terasic 】RAM IP调用及单口RAM的控制实现
FPGA
verilog
自定义IP
单口ram
ram
【友晶科技Terasic】自定义组件的命名和教程一样，为什么最后在qsys里面产生的信号名称不一样？nios2_system_inst.v
自定义IP
标签
