Verilog 统计第一个1后0的个数/1的个数/第一个1的位置

Verilog 统计第一个1后0的个数/1的个数/第一个1的位置

数字前端设计
你真的理解异步FIFO读写中的空满现象吗？

你真的理解异步FIFO读写中的空满现象吗？

数字前端设计
FIFO的深度你会计算吗？

FIFO的深度你会计算吗？

数字前端设计
异步FIFO格雷码及同步相关问题？

异步FIFO格雷码及同步相关问题？

数字前端设计
FIFO设计中与深度depth相关的问题

FIFO设计中与深度depth相关的问题

数字前端设计
Verilog 图像数据时序生成(timing_gen/output)

Verilog 图像数据时序生成(timing_gen/output)

数字前端设计
跨时钟域同步3---多bit信号同步(延迟采样法/慢到快)

跨时钟域同步3---多bit信号同步(延迟采样法/慢到快)

数字前端设计
SPI协议的数据读写实现(spi_slave)

SPI协议的数据读写实现(spi_slave)

数字前端设计
线性反馈移位寄存器LFSR verilog实现

线性反馈移位寄存器LFSR verilog实现

数字前端设计
Verilog 流水线设计

Verilog 流水线设计

数字前端设计
跨时钟域同步2---单bit信号同步实战(快到慢+慢到快)

跨时钟域同步2---单bit信号同步实战(快到慢+慢到快)

数字前端设计
Verilog RTL 级低功耗设计

Verilog RTL 级低功耗设计

数字前端设计

标签